Warning: Cannot modify header information - headers already sent by (output started at /var/www/jonas-eriksen.dk/pic/private/index.php:1) in /var/www/jonas-eriksen.dk/pic/private/index.php on line 215
kt hiLkK493u+ 2!8!=!"7_"t"F #kS#}#K=$w$%%[&x&['b''()()()()/*1K*B}*%*%*1 +.>+?m+<+?+(*,(S,2|,E,1,9'-1a-?-(--)..;. j.w.".%./../$//T/ r/ ~///// /0 0&0A0\0o000(000 1.1 N1o1111112=.2&l222$2"2*323J33i3)3 3D3C4+[4&4%4)4%4!$5!F5$h55:515966P6 606+6*7.07(_7%7&77)7%8<88Y88"8&88 9929H9^9t9!99'9'9:71:Bi: ::::;+;C;X;l;;;;";#;(<,<I<b<x<!<5<&<'=/9=)i=/==b=.D>s>>)>%>#>%?+5?+a?1?1?%?+@1C@1u@@@#@"A")A LA!mA%AA<AB#%B2IB"|B*B+BBC/0C`CxCC CCC+C'DAD]D%xD$DD0D0E#@E*dE%E7E!E!F51F"gF+F F F FG+9G2eG2G)GGH!"H'DH'lH'HHHHHI-IMIkIIIII"IJ" JCJcJJJJ!JJ K%KBK]KnKK%KKK2K!L?L%PLvLLL&L LMM.MBM&UM|MMM M MM!MN;#N_N }N$N%N+N/N+/O[OtO&OO2O2P24P4gP,PP)P QQ(;QdQQ!QQ%QQR!+R+MR'yRRR RRS"S%>SdS{S5SS-S;T/ST TTTTTTTU U7UPUiUUU&UUUVVWVW^=X;XXJYYtZ[8[G \BQ\u\N ]nY]]8O^{^__yl``gabbjc$d,d,e,@e7me8eRe:1f;lf;f7fIgGfgIg-g-&h9ThUh9hBi;aiMi-i"j-{X{8r{9{5{|8|R|)h|5|P|6}7P}A}5},~0-~^~8~5,I(v&(:4*=_=&ۀ8B;B~&Ձ10.0_..5$L765AB3Ov)Ƅ0"!TD"%($$$IAn%'ֆ&-%,S)-,؇2C8;|:$#9<&v0(Ή(( 'I-q44Ԋ+ 5P/a*** 3Kg',Ō,,,Ly!=2!2!T*v#.Ŏ$&@ ^+ʏ,#<8Q$0'6F,} ɑ%B%hƒْ0&N8%)ړ176:n!1<5<r<>.+Z4w 8ۖ"$76\0&43T&/Θ+*@(k5ʙݙF$DEiRB E&R y&Û!'6&^/! H %g\kJCBZ~/>SV7FJ5t3U1d-NLQW[HG.bn' #@-=4KCRLF:q)"%u`<Eo0}|Tks 9eU5<(g_ D,$2S]6 +aD{\^iyB0r)([!vQb 4MK? M'3A7ZzN"POX]_;m ?jR#I18/O!,f.P; adxeYW$A 2:@hc6V  pEwf`9+c^*I*T8&h>XG=jY&il For the options above, The following values are supported for "ARCH": For the options above, the following values are supported for "ABI": aliases Do print instruction aliases. cp0-names=ARCH Print CP0 register names according to specified architecture. Default: based on binary being disassembled. debug_dump Temp switch for debug trace. fpr-names=ABI Print FPR names according to specified ABI. Default: numeric. gpr-names=ABI Print GPR names according to specified ABI. Default: based on binary being disassembled. hwr-names=ARCH Print HWR names according to specified architecture. Default: based on binary being disassembled. msa Recognize MSA instructions. no-aliases Use canonical instruction forms. no-aliases Don't print instruction aliases. no-aliases Disassemble only into canonical instructions, rather than into pseudoinstructions. numeric Print numeric reigster names, rather than ABI names. reg-names=ABI Print GPR and FPR names according to specified ABI. reg-names=ARCH Print CP0 register and HWR names according to specified architecture. virt Recognize the virtualization ASE instructions. xpa Recognize the eXtended Physical Address (XPA) ASE instructions. The following AARCH64 specific disassembler options are supported for use with the -M switch (multiple options should be separated by commas): The following ARC specific disassembler options are supported for use with -M switch (multiple options should be separated by commas): The following ARM specific disassembler options are supported for use with the -M switch: The following MIPS specific disassembler options are supported for use with the -M switch (multiple options should be separated by commas): The following PPC specific disassembler options are supported for use with the -M switch: The following RISC-V-specific disassembler options are supported for use with the -M switch (multiple options should be separated by commas): The following S/390 specific disassembler options are supported for use with the -M switch (multiple options should be separated by commas): The following i386/x86-64 specific disassembler options are supported for use with the -M switch (multiple options should be separated by commas): Warning: disassembly may be wrong due to guessed opcode class choice. Use -M to select the correct opcode class(es). addr16 Assume 16bit address size addr32 Assume 32bit address size addr64 Assume 64bit address size amd64 Display instruction in AMD64 ISA att Display instruction in AT&T syntax att-mnemonic Display instruction in AT&T mnemonic data16 Assume 16bit data size data32 Assume 32bit data size dpfp Recognize FPX DP instructions. dsp Recognize DSP instructions. fpud Recognize double precision FPU instructions. fpuda Recognize double assist FPU instructions. fpus Recognize single precision FPU instructions. i386 Disassemble in 32bit mode i8086 Disassemble in 16bit mode intel Display instruction in Intel syntax intel-mnemonic Display instruction in Intel mnemonic intel64 Display instruction in Intel64 ISA quarkse_em Recognize FPU QuarkSE-EM instructions. spfp Recognize FPX SP instructions. suffix Always display instruction suffix in AT&T syntax x86-64 Disassemble in 64bit mode # # internal error, undefined modifier (%c)# internal error, undefined operand in `%s %s'$%02x *unknown*%d unused bits in i386_cpu_flags. %d unused bits in i386_operand_type. %dsp16() takes a symbolic address, not a number%dsp8() takes a symbolic address, not a number%s: %d: Missing `)' in bitfield: %s %s: %d: Unknown bitfield: %s %s: Error: %s: Warning: 'LSL' operator not allowed'ROR' operator not allowed(DP) offset out of range.(SP) offset out of range.(unknown)*unknown operands type: %d**unknown*21-bit offset out of range64-bit address is disabled ABORT: unknown operandAccepted values are from -1 to 6Address 0x%s is out of bounds. Assume all insns are Thumb insnsAttempt to find bit index of 0Bad case %d (%s) in %s:%d Bad immediate expressionBad register in postincrementBad register in preincrementBad register nameBiiiig Trouble in parse_imm16!Bit number for indexing general register is out of range 0-15Byte address required. - must be even.CpuMax != %d! Disassemble "register" namesDisassemble in ESA architecture modeDisassemble in z/Architecture modeDon't know how to specify # dependency %s Don't understand 0x%x Error: read from memory failedExamine preceding label to determine an insn's typeFirst register of the range should be r13Hmmmm 0x%xIC note %d for opcode %s (IC:%s) conflicts with resource %s note %d IC note %d in opcode %s (IC:%s) conflicts with resource %s note %d IC:%s [%s] has no terminals or sub-classes IC:%s has no terminals or sub-classes Immediate is out of range -128 to 127Immediate is out of range -32768 to 32767Immediate is out of range -512 to 511Immediate is out of range -7 to 8Immediate is out of range -8 to 7Immediate is out of range 0 to 65535Internal disassembler errorInternal error: bad sparc-opcode.h: "%s", %#.8lx, %#.8lx Internal error: bad sparc-opcode.h: "%s" == "%s" Internal error: bad sparc-opcode.h: "%s", %#.8lx, %#.8lx Internal: Non-debugged code (test-case missing): %s:%dInvalid address type for operandInvalid position, should be 0, 16, 32, 48 or 64.Invalid position, should be 0, 8, 16, or 24Invalid position, should be 0,4, 8,...124.Invalid position, should be 16, 32, 64 or 128.Invalid register number, should be blinkInvalid register number, should be fpInvalid register number, should be pclInvalid size specifierInvalid size value must be on range 1-64.Invalid size, should be 1, 2, 4, or 8Invalid size, value must be LP_COUNT register cannot be used as destination registerLabel conflicts with `Rx'Label conflicts with register nameLast register of the range doesn't fitMissing '#' prefixMissing '.' prefixMissing 'pag:' prefixMissing 'pof:' prefixMissing 'seg:' prefixMissing 'sof:' prefixName well-known globalsNo relocation for small immediateNot a pc-relative address.Only $sp or $15 allowed for this opcodeOnly $tp or $13 allowed for this opcodeOperand is not a symbolOperand out of range. Must be between -32768 and 32767.Print unknown instructions according to length from first two bitsRegister R30 is a limm indicatorRegister list is not validRegister must be BLINKRegister must be GPRegister must be ILINK1Register must be ILINK2Register must be PCLRegister must be R0Register must be R1Register must be R2Register must be R3Register must be SPRegister must be between r0 and r7Register must be between r8 and r15Register must be either r0-r3 or r12-r15Register number is not validSR/SelID is out of rangeSelID is out of rangeSelect raw register namesSelect register names used by GCCSelect register names used in ARM's ISA documentationSelect register names used in the APCSSelect register names used in the ATPCSSelect special register names used in the ATPCSSmall operand was not an immediate numberSpecial purpose register number is out of rangeSyntax error: No trailing ')'The following WebAssembly-specific disassembler options are supported for use with the -M switch: The percent-operator's operand is not a symbolUnknown bitfield: %s Unknown error %d Unrecognised disassembler CPU option: %s Unrecognised disassembler option: %s Unrecognised register name set: %s Unrecognized disassembler option: %s Unrecognized field %d while building insn. Unrecognized field %d while decoding insn. Unrecognized field %d while getting int operand. Unrecognized field %d while getting vma operand. Unrecognized field %d while parsing. Unrecognized field %d while printing insn. Unrecognized field %d while setting int operand. Unrecognized field %d while setting vma operand. Value is not aligned enoughValue must be a multiple of 16Value must be in the range 0 to 240Value must be in the range 0 to 28Value must be in the range 0 to 31Value must be in the range 1 to Value of A operand must be 0 or 1W keyword invalid in FR operand slot.W register expectedWarning: disassembly unreliable - not enough bytes availableWarning: illegal as 2-op instrWarning: illegal as emulation instrWarning: reserved use of A/L and B/W bits detectedWarning: rsrc %s (%s) has no chks Warning: rsrc %s (%s) has no chks or regs Warning: unrecognised CALLA addressing modeaddress register in load rangeaddress writeback expectedattempt to set y bit when using + or - modifierbad instruction `%.50s'bad instruction `%.50s...'bit,base is out of rangebit,base out of range for symbolbranch operand unalignedbranch to odd offsetbranch value not in range and to odd offsetbranch value out of rangebyte relocation unsupportedcan't cope with insert %d can't create i386-init.h, errno = %s can't create i386-tbl.h, errno = %s can't find %s for reading can't find i386-opc.tbl for reading, errno = %s can't find i386-reg.tbl for reading, errno = %s can't find ia64-ic.tbl for reading cannot use odd number destination registercannot use odd number source registercgen_parse_address returned a symbol. Literal required.class %s is defined but not used displacement value is not aligneddisplacement value is not in range and is not aligneddisplacement value is out of rangedon't know how to specify %% dependency %s dsp:16 immediate is out of rangedsp:20 immediate is out of rangedsp:24 immediate is out of rangedsp:8 immediate is out of rangeexpecting got relative address: got(symbol)expecting got relative address: gotoffhi16(symbol)expecting got relative address: gotofflo16(symbol)expecting gp relative address: gp(symbol)extend operator expectedextraneous registerfloating-point immediate expectedfloating-point value must be 0.0 or 1.0floating-point value must be 0.5 or 1.0floating-point value must be 0.5 or 2.0illegal L operand valueillegal bitmaskillegal immediate valueillegal use of parenthesesimm10 is out of rangeimm:6 immediate is out of rangeimmediate is out of range 0-7immediate is out of range 1-2immediate is out of range 1-8immediate is out of range 2-9immediate offsetimmediate out of rangeimmediate too big for element sizeimmediate valueimmediate value cannot be registerimmediate value is out of rangeimmediate value out of rangeimmediate zero expectedincompatible L operand valueindex register in load rangeindex register xzr is not allowedinvalid %function() hereinvalid addressing modeinvalid arithmetic immediateinvalid conditional optioninvalid constantinvalid counter accessinvalid extend/shift operatorinvalid immediate, must be 1, 2, or 4invalid mask fieldinvalid mfcr maskinvalid operand. type may have values 0,1,2 only.invalid post-increment amountinvalid registerinvalid register for stack adjustmentinvalid register listinvalid register nameinvalid register offsetinvalid register operand when updatinginvalid replicated MOV immediateinvalid shift amountinvalid shift operatorinvalid sprg numberinvalid tbr numberinvalid value for CMEM ld/st immediateinvalid value for immediatejump hint unalignedjunk at end of linemissing `)'missing `]'missing extend operatormissing mnemonic in syntax stringmissing registermost recent format '%s' appears more restrictive than '%s' multiple note %s not handled multipliernegative immediate value not allowednegative or unaligned offset expectedno insns mapped directly to terminal IC %s no insns mapped directly to terminal IC %s [%s]no shift amount allowed for 8-bit constantsnot a valid r0l/r0h pairoffset(IP) is not a valid formopcode %s has no class (ops %d %d %d) operand is not zerooperand out of range (%ld not between %ld and %ld)operand out of range (%ld not between %ld and %lu)operand out of range (%lu not between %lu and %lu)operand out of range (0x%lx not between 0 and 0x%lx)operand out of range (not between 1 and 255)overlapping field %s->%s overwriting note %d with note %d (IC:%s) p0-p7 expectedparse_addr16: invalid opindex.percent-operator operand is not a symbolposition value is out of rangereg pair must be contiguousreg pair must start from even regregister element indexregister name used as immediate valueregister numberregister number must be evenregister source in immediate moveregister unavailable for short instructionsrotate expected to be 0, 90, 180 or 270rotate expected to be 90 or 270rsrc %s (%s) has no regs shift amountshift amount must be 0 or 12shift amount must be 0 or 16shift amount must be 0 or 8shift amount must be a multiple of 16shift is not permittedshift operator expectedsource and target register operands must be differentstack pointer register expectedsyntax error (expected char `%c', found `%c')syntax error (expected char `%c', found end of instruction)unable to change directory to "%s", errno = %s undefinedunexpected address writebackunknownunknown 0x%02lxunknown 0x%04lxunknown constraint `%c'unknown operand shift: %x unknown reg: %d unrecognized form of instructionunrecognized instructionvalue must be power of 2value out of range 1 - 256vector5 is out of rangevector8 is out of rangewarning: ignoring unknown -M%s option width value is out of rangez0-z15 expectedz0-z7 expectedProject-Id-Version: opcodes 2.28.90 Report-Msgid-Bugs-To: bug-binutils@gnu.org POT-Creation-Date: 2017-07-03 16:55+0200 PO-Revision-Date: 2017-08-22 01:22+0200 Last-Translator: Stéphane Aulery Language-Team: French Language: fr MIME-Version: 1.0 Content-Type: text/plain; charset=UTF-8 Content-Transfer-Encoding: 8bit X-Bugs: Report translation errors to the Language-Team address. Plural-Forms: nplurals=2; plural=(n > 1); Pour les options ci-dessus, les valeurs suivantes sont supportées pour ARCH : Pour les options ci-dessus, les valeurs suivantes sont prises en charge pour l’ABI : aliases Afficher les alias des instructions. cp0-names=ARCH Afficher les noms des registres CP0 selon l’architecture spécifiée. Par défaut : à partir du binaire désassemblé. debug_dump Interrupteur temporaire pour la trace de débogage. fpr-names=ABI Afficher les noms FPR selon l’ABI spécifié. Par défaut : numérique. gpr-names=ABI Afficher les noms GPR selon l’ABI spécifié. Par défaut : à partir du binaire désassemblé. hwr-names=ARCH Afficher les noms HWR selon l’architecture spécifiée. Par défaut : à partir du binaire désassemblé. msa Reconnaissance des instructions MSA. no-aliases Utiliser la forme canonique des instructions. no-aliases Ne pas afficher les alias des instructions. no-aliases Désassembler seulement en instructions canoniques, au lieu de pseudo-instructions. numeric Affiche les numéros des registres, au lieu de leur nom ABI. reg-names=ABI Afficher les noms GPR et FPR selon l’ABI spécifié. reg-names=ARCH Afficher les noms des registres CP0 et HWR selon l’architecture spécifiée. virt Reconnaissance des instructions ASE. xpa Reconnaître l’Adressage Physique Étendu (XPA) instructions ASE. Les options spécifiques AARCH64 du désassembleur sont prises en charge avec l’utilisation de l’option -M (les options multiples doivent être séparées par des virgules) : Les options spécifiques ARC du désassembleur sont prises en charge avec l’utilisation de l’option -M (les options multiples doivent être séparées par des virgules) : Les options suivantes spécifiques au désassemblage ARM sont prises en charge avec l’utilisation de l’option -M : Les options spécifiques MIPS du désassembleur sont prises en charge avec l’utilisation de l’option -M (les options multiples doivent être séparées par des virgules) : Les options spécifiques PPC suivantes sont prises en charge avec l’utilisation de l’option -M : Les options spécifiques RISC-V du désassembleur sont prises en charge avec l’utilisation de l’option -M (les options multiples doivent être séparées par des virgules) : Les options spécifiques S/390 du désassembleur sont prises en charge avec l’utilisation de l’option -M (les options multiples doivent être séparées par des virgules) : Les options spécifiques i386/x86-64 du désassembleur sont prises en charge avec l’utilisation de l’option -M (les options multiples doivent être séparées par des virgules) : Warning : Le décompilation peut être incorrecte en raison du choix de classe d'opcode supposées. Utiliser -M pour sélectionner la ou les classes d’opcode correctes. addr16 Supposer un adressage 16 bits addr32 Supposer un adressage 32 bits addr64 Supposer un adressage 64 bits amd64 Afficher les instructions en AMD64 ISA att Afficher les instructions en syntaxe AT&T att-mnemonic Afficher les instructions avec les mnémoniques AT&T data16 Supposer une taille de données sur 16 bits data32 Supposer une taille de données sur 32 bits dpfp Reconnaissance des instructions FPX DP. dsp Reconnaissance des instructions DSP. fpud Reconnaissance des instructions FPU double précision. fpuda Reconnaissance des instructions FPU double assist. fpus Reconnaissance des instructions FPU simple précision. i386 Désassembleur en mode 32 bits i8086 Désassembleur en mode 16 bits intel Afficher les instructions en syntaxe Intel intel-mnemonic Afficher les instructions avec les mnémoniques Intel intel64 Afficher les instructions en Intel64 ISA quarkse_em Reconnaissance des instructions FPU QuarkSE-EM. spfp Reconnaissance des instructions FPX SP. suffix Toujours afficher les suffixes d’instruction en syntaxe AT&T x86-64 Désassembleur en mode 64 bits # # erreur interne, modificateur indéfini (%c)# erreur interne, opérande « %s %s » indéfini$%02x *inconnu(e)*%d bits inutilisés dans i386_cpu_flags. %d bits inutilisés dans i386_operand_type. %dsp16() prend une adresse symbolique, pas un nombre%dsp8() prend une adresse symbolique, pas un nombre%s : %d : « ) » manquante dans le champ de bits : %s %s : %d : champ de bits inconnu : %s %s : Erreur : %s : Avertissement : opérateur LSL interditopérateur ROR interditdécalage (DP) hors intervalle.décalage (SP) hors intervalle.(inconnu(e))*type d’opérande inconnu : %d**inconnu(e)*décalage de 21 bits hors intervalleL’adressage 64 bits est désactivé ABANDONNER : opérande inconnuIntervalle de valeur acceptées 1 à 6Adresse 0x%s hors intervalle. Considérer tous les insns comme des index insnsTentative de repérage d’un index de bit de 0Cas erroné %d (%s) dans %s : %d Expression immédiate erronéeRegistre erroné dans un post-incrémentRegistre erroné dans un pré-incrémentNom de registre érronéGROS problème dans parse_imm16 !Bits pour indexer les registres généraux hors intervalle (0-15)Adresse d’octet requise - doit être paire.CpuMax != %d ! Désassemble les noms de « registre »Désassemble en mode architecture ESADésassemble en mode z/ArchitectureImpossible de spécifier le numéro de dépendance %s Incompréhensible : 0x%x Erreur : lecture depuis la mémoire échouéeExaminer l’étiquette précédente pour déterminer le type d’insnsLe premier registre du rang devrait être r13Hummmm 0x%xnote UC %d pour l’opcode %s (UC : %s) entrant en conflit avec la ressource %s note %d note UC %d dans l’opcode %s (UC : %s) entrant en conflit avec la ressource %s note %d UC : %s [%s] n’a pas de terminal ou de sous-classe UC : %s n’a pas de terminal ou de sous-classe Valeur immédiate hors intervalle (-128 à 127)Valeur immédiate hors intervalle (-32768 à 32767)Valeur immédiate hors intervalle (-512 à 511)Valeur immédiate hors intervalle (-7 à 8)Valeur immédiate hors intervalle (-8 à 7)Valeur immédiate hors intervalle (0 à 65535)Erreur interne du désassembleurErreur interne : sparc-opcode.h erroné : « %s », %#.8lx, %#.8lx Erreur interne : sparc-opcode.h erroné : « %s » == « %s » Erreur interne : sparc-opcode.h erroné : « %s », %#.8lx, %#.8lx Interne : code non débogué (test manquant) : %s : %dType d’adresse incorrecte pour l’opérandePosition incorrecte, devrait être 0, 16, 32, 48 ou 64.Position incorrecte, devrait être 0, 8, 16 ou 24Position incorrecte, devrait être 0, 4, 8… 124.Position incorrecte, devrait être 16, 32, 64 ou 128.Numéro de registre invalide, devrait être blinkNuméro de registre invalide, devrait être fpNuméro de registre invalide, devrait être pclIndicateur de taille invalidevaleur de taille incorrecte, doit être dans l’intervalle 1 à 64.Taille incorrecte, devrait être 1, 2, 4 ou 8Taille incorrecte, devrait être le registre LP_COUNT ne peut pas être utilisé comme registre de destinationConflit d’étiquette avec « Rx »Conflits d’étiquette avec le nom de registrele deriner registre du rang ne correspond pasPréfixe « # » manquantPréfixe « . » manquantPréfixe « pag: » manquantPréfixe « pof: » manquantPréfixe « seg: » manquantPréfixe « sof: » manquantNommer les globals bien connusAucune de repositionnement pour une petite valeur immédiateN’est pas une adresse de type PC.Seuls $sp ou $15 sont autorisés avec cet opcodeSeuls $tp ou $13 sont autorisés avec cet opcodeL’opérande n’est pas un symboleOpérande hors intervalle. Doit être compris entre -32768 et 32767.Affiche les instructions inconnues suivant la longueur de leur deux premiers bitsLe registre R3 est un indicateur de limmListe de registres invalideLe registre doit être BLINKLe registre doit être GPLe registre doit être ILINK1Le registre doit être ILINK2Le registre doit être PCLLe registre doit être R0Le registre doit être R1Le registre doit être R2Le registre doit être R3Le registre doit être SPLe numéro de registre doit être compris entre r0 et r7Le numéro de registre doit être compris entre r8 et r15Le registre doit être dans la plage r0-r3 ou r12-r15Numéro de registre invalide SR/SelID hors intervalleSelID hors intervalleSélectionner les noms de registres brutsSélectionner les noms de registres utilisés par GCCSélectionner les noms de registres utilisés dans la documentation ISA pour ARMSélectionner les noms de registres utilisés par APCSSélectionner les noms de registres utilisés par ATPCSSélectionner les noms de registres spéciaux utilisés par ATPCSLe petit opérande n’était pas un nombre immédiatNuméro de registre spécial hors intervalleErreur de syntaxe : pas de « ) » en suffixeLes options suivantes spécifiques au désassemblage WebAssembly sont prises en charge avec l’utilisation de l’option -M : L’opérande de l’opérateur % n’est pas un symboleChamp de bits inconnu : %s Erreur %d inconnue Option CPU du désassembleur inconnue : %s Option du désassembleur inconnue : %s Nom de jeu de registres inconnu : %s Option du désassembleur inconnue : %s Champ %d inconnu lors de la construction d’instruction. Champ %d inconnu lors du décodage d’instruction. Champ %d inconnu lors de l’obtention d’un opérande int. Champ %d inconnu lors de l’obtention d’un opérande vma. Champ %d inconnu lors de l’analyse. Champ %d inconnu lors de l’affichage d’instruction. Champ %d inconnu lors de l’initialisation d’un opérande int. Champ %d inconnu lors de l’initialisation d’un opérande vma. Valeur mal alignéela valeur doit être un multiple de 16la valeur doit être dans l’intervalle 0 à 240la valeur doit être dans l’intervalle 0 à 28la valeur doit être dans l’intervalle 0 à 31la valeur doit être dans l’intervalle 1 à La valeur de l’opérande A doit être 0 ou 1mot clef W invalide dans le slot de l’opérande FR.registre W attenduWarning : désassembleur inutilisable — pas assez de données disponiblesWarning: non valable comme instruction à 2 opérandesWarning: non valable comme instruction d’émulationWarning: détection d’utilisation réservée de bits A/L et B/WAttention : registre source %s (%s) sans sélecteur « chks » Attention : registre source %s (%s) sans sélecteur « chks » ou registres Warning: mode d’adressage CALLA inconnuregistre d’adresse dans la plage de chargementcache writeback d'adresses attendutentative d’initialisation du bit y lors de l’utilisation du modificateur + ou -instruction « %.50s » erronéeinstruction « %.50s… » erronéebit,base hors intervallebit,base hors intervalle pour un symboleopérande de branchement non alignébranchement avec un décalage impairvaleur de branchement hors intervalle et avec un décalage impairvaleur de branchement hors intervallerepositionnement d’octet indisponibleImpossible de gérer l’insertion %d impossible de créer i386-init.h, errno = %s impossible de créer i386-tbl.h, errno = %s impossible de trouver %s pour la lecture impossible de lire i386-opc.tbl, errno = %s impossible de lire i386-reg.tbl, errno = %s impossible de trouver ia64-ic.tbl pour la lecture impossible d’utiliser le registre de destination de nombre impairimpossible d’utiliser le registre source de nombre impaircgen_parse_address a retourné un symbole. Symbole requis.classe %s définie mais inutilisée valeur de déplacement non alignéeLa valeur de déplacement hors intervalle et non alignéevaleur de déplacement hors intervalleComment spécifier %% pour la dépendance %s ? valeur immédiate dsp:16 hors intervallevaleur immédiate dsp:20 hors intervallevaleur immédiate dsp:24 hors intervallevaleur immédiate dsp:8 hors intervalleadresse relative GOT attendue : got(symbole)adresse relative GOT attendue : gotoffhi16(symbole)adresse relative GOT attendue : gotofflo16(symbole)adresse relative GP attendue : gp(symbole)opérateur étendu attenduregistre externevaleur immédiate en virgule flottante attenduela valeur en virgule doit être 0,0 ou 1,0la valeur en virgule doit être 0,5 ou 1,0la valeur en virgule doit être 0,5 ou 2,0valeur d’opérande L illégalemasque de bits illégalvaleur immédiate illégaleusage illégal des parenthèsesimm10 hors intervallevaleur immédiate imm:6 hors intervallevaleur immédiate hors de l’intervalle 0-7valeur immédiate hors de l’intervalle 1-2valeur immédiate hors de l’intervalle 1-8valeur immédiate hors de l’intervalle 2-9décalage immédiatvaleur immédiate hors intervallevaleur immédiate trop grande pour la taille de l’élémentvaleur immédiateLa valeur immédiate ne doit pas être un registrevaleur immédiate hors intervallevaleur immédiate hors intervallevaleur immédiate égale à zéro attenduevaleur d’opérande L incompatibleregistre d’index dans la plage de chargementregistre d’index xzr non autorisé%function() invalide à cette positionmode d’adressage incorrectearithmetique immédiate invalideoption conditionnelle invalideconstante invalideaccès compteur invalideopérateur étendu ou de décalage invalideImmediat incorrecte, devrait être 1, 2 ou 4champ de masque invalidemasque mfcr invalideopérande invalide. Type doit être 0, 1 ou 2 seulement.longueur de post-incrément invalideregistre invalideregistre invalide pour l’ajustement de la pileliste de registres invalidenom de registre invalidedécalage de registre invalideopérande de registre invalide lors de la mise à jourvaleur immédiate répliquée MOV incorrectelongueur de décalage invalideopérateur de décalage invalidenuméro de registre spécial invalidenuméro tbr invalidevaleur immédiate invalide pour les valeurs immédiates CMEM ld/stvaleur immédiate invalidesaut indicé non alignérebut en fin de ligne« ) » manquante« ] » manquantopérateur étendu manquantmnémonique manquante dans la chaîne de syntaxeregistre manquantle format le plus récent « %s » apparaît plus restrictif que « %s » note multiple %s non gérée multiplicateurvaleur immédiate négative interditedécalage négatif ou non aligné attenduaucun instruction mappée directement à l'UC %s aucun instruction mappée directement à l’UC %s [%s]longueur de décalage interdite pour les constantes 8 bitscouple r0l/r0h invalideformat de décalage (IP) invalideL’opcode %s n’a pas de classe (ops %d %d %d) L’opérande n’est pas zéroopérande hors intervalle (%ld n’est pas entre %ld et %ld)opérande hors intervalle (%ld n’est pas entre %ld et %lu)opérande hors intervalle (%lu n’est pas entre %lu et %lu)opérande hors intervalle (0x%lx n’est pas entre 0 et 0x%lx)opérande hors intervalle (pas entre 1 et 255)écrasement du champ %s->%s écrasement de la note %d par la note %d (UC : %s) p0-p7 attenduparse_addr16 : opindex invalide.L’opérande de l’opérateur % n’est pas un symbolevaleur de position hors intervalleUn registre paire doit être continuUn registre paire doit commencer par un même registreindex d’élément de registrenom de registre utilisé comme valeur immédiatenuméro de registreLe numéro de registre doit être pairregistre source déplacé dans une valeur immédiateregistre indisponible pour les instructions courtesrotation attendue de 0, 90, 180 ou 270rotation attendue de 90 ou 270registre source %s (%s) n’a pas de registres longueur du décalagela longueur de décalage doit être 0 ou 12longueur de décalage attendue de 0 ou 16longueur de décalage attendu de 0 ou 8la longueur de décalage doit être un multiple de 16décalage interditopérateur de décalage attendules opérandes des registres source et cible doivent être différentsregistre de pointeur de pile attenduerreur de syntaxe (caractère « %c » attendu, « %c » trouvé)erreur de syntaxe (caractère « %c » attendu, fin de l’instruction trouvée)impossible de modifier le répertoire vers « %s », errno = %s indéfini(e)cache writeback d’adresses inattenduinconnu(e)inconnu 0x%02lxinconnu 0x%04lxcontrainte « %c » inconnuedécalage d’opérande inconnu : %x registre inconnu : %d forme d’instruction inconnueinstruction inconnuela valeur doit être une puissance de 2valeur hors de l’intervalle 1 à 256vector5 hors intervallevector8 hors intervalleavertissement : option -M%s inconnue ignorée valeur de largeur hors intervallez0-z15 attenduz0-z7 attendu